袁立本指出，生成式AI、人形機器人、AI Agent與高效能運算（HPC）需求快速成長，正同步推動先進邏輯與特殊製程持續演進。台積電未來將持續推進A14、A13、A12與N2家族技術，並強化高頻寬、低延遲與高能效架構。
在先進邏輯技術，A14為第二代NanoSheet奈米片電晶體技術，採用NanoFlex Pro與設計技術協同優化（DTCO）架構，相較N2可在相同功耗下提升最高15%速度，或在相同速度下降低30%功耗，邏輯密度提升至N2約1.23倍，預計2028年量產，目前已獲主要客戶高度採用意願。
至於下一代A13，袁立本表示，A13將延續A14架構並維持完整設計規則向後相容，可協助客戶快速移轉既有設計。相較A14，A13可再節省約6%面積，並透過DTCO進一步優化功耗與效能，預計於2029年量產，主要鎖定AI、HPC與智慧型手機應用。
背面供電技術方面，搭載Super Power Rail（SPR）超級電軌架構的A12也將於2029年量產，以進一步改善效能、功耗與面積（PPA）表現。
2奈米平台方面，台積電持續擴展N2家族，包括N2、N2P、N2X與N2U。袁立本指出，N2已於2025年第4季量產，N2P預計2026年下半年量產，而搭載SPR背面供電技術的A16，也將於2026年下半年達到production ready。
其中，N2平台導入UHP3 MIM電容技術，可提供超過500fF/μm²電容密度，較過去提升近10倍，有助改善AI與HPC晶片電源完整性。N2U則為N2P延伸版本，相較N2P可再提升3%至4%速度、降低8%至10%功耗，並提升約3%邏輯密度，預計2028年量產。
在下一代電晶體技術方面，袁立本指出，NanoSheet之後的重要候選技術之一為CFET（互補式場效電晶體），即垂直堆疊nFET與pFET架構。台積電目前已展示全球最小可運作6T SRAM Cell，相較現有NanoSheet SRAM布局面積縮小約30%，並完成由約1000個電晶體組成的CFET ring oscillator展示，持續推進下一代微縮技術。
先進封裝方面，台積電今年已量產全球最大5.5倍光罩尺寸CoWoS，良率超過98%。袁立本表示，未來CoWoS將持續每年擴大尺寸，以整合更多邏輯與HBM晶粒。其中可整合20顆HBM的14倍光罩尺寸CoWoS預計2028年量產，2029年則將推出可整合24顆HBM、尺寸超過14倍光罩的版本。
針對更大規模AI系統需求，台積電也同步推進System on Wafer（SoW）技術，可整合多達64顆HBM與16顆運算晶片，中介層尺寸超過40倍光罩大小。用於邏輯晶片整合的SoW-P已於2024年量產，而可同時整合邏輯與HBM的SoW-X則預計於2029年就緒。
此外，台積電也持續推進SoIC技術。袁立本表示，相較2.5D互連CoWoS，3D堆疊SoIC可提供56倍連接密度與5倍功耗效率。9μm接合間距版本已於2023年量產，6μm版本則於2025年量產，後續將持續推進至N2對N2與A14對A14堆疊。
袁立本指出，搭載COUPE的共同封裝光學（CPO）相較傳統銅線，可提供4倍功耗效率並降低90%延遲；若進一步整合於中介層上，則可達到10倍功耗效率與95%延遲降低效果。全球首款搭載COUPE技術的200Gbps微環調變器（MRM）預計於2026年量產，2030年前則將推進至400Gbps、多波長與多列光纖陣列架構。
特殊製程方面，車用N5A已量產，N3A已完成車規驗證並獲超過10款產品採用，N2A則預計於2028年第1季完成車規驗證。RF技術N4CR相較N6RF+可降低39%功耗與33%面積，有望推動AI智慧眼鏡等裝置發展。記憶體方面，台積電也正由傳統eFlash逐步轉向RRAM與MRAM技術，其中12奈米RRAM預計於2026年底完成車規驗證。
點擊閱讀下一則新聞
