【記者呂承哲／台北報導】台積電研發副總經理徐國晉今（31）日在imec舉辦的ITF Taiwan 2026技術論壇表示，AI持續朝Scaling Up與Scaling Out發展，台積電正透過3DFabric異質整合平台支撐AI算力擴充。其中，CoWoS今年最大系統中介層尺寸達5.5倍光罩並進入量產，2029年預計突破14倍，CPO相關技術今年也開始量產，加速推動商業化落地。
徐國晉表示，台積電3DFabric包含CoWoS、InFO、SoIC及CPO，技術發展主要由3D晶片擴充及系統尺寸擴充兩大方向驅動。CoWoS透過die-to-die水平連接，實現超大型系統2.5D擴充；SoIC透過Chip-on-Wafer或Wafer-on-Wafer，實現主動晶片垂直堆疊；CPO則將電子晶片（EIC）與光子晶片（PIC）整合，支援封裝內及封裝間高頻寬光學通訊。
在AI運算系統中，SoIC、CPO、HBM、主動或被動LSI及IPD等元件，都可透過CoWoS平台整合。SoIC結合先進製程節點，可將不同技術製成的晶片重新整合，也讓設計者重複利用既有IP及Chiplet，應用於不同產品與市場，相關技術已於2023年開始量產。
CoWoS則是台積電2.5D整合旗艦平台。徐國晉指出，今年最大的2.5D整合封裝，系統中介層尺寸已達5.5倍光罩並進入量產，同時相容SoC、SoIC與HBM整合，2029年預計進一步突破14倍光罩尺寸。
隨CoWoS持續大型化，台積電也預見尺寸擴充最終將面臨極限，因此布局System-on-Wafer晶圓級系統，透過全晶圓級封裝平台，將大量運算資源整合至單一晶圓。其中純邏輯整合版本已於2021年量產，目前正推進邏輯與HBM整合技術，計畫2027年量產。
光學互連方面，徐國晉表示，台積電COUPE利用SoIC 3D堆疊製程，將電子晶片堆疊在光子晶片上，支援光學互連與網路應用的高速資料傳輸。今年首款200G/lane MZI調變器進入量產，後續將朝400G/lane MZI調變器、微環調變器及多跳光學佈線推進，頻寬可望擴充5倍至30倍，頻寬密度朝4 Terabit/sec/mm²推進。
CPO除可應用於可插拔式光學，也能透過CoWoS將光學引擎整合至基板或中介層，形成Package Optics，相較傳統可插拔方案可提供超過10倍省電效益，基板型CPO今年開始量產。徐國晉認為，CPO未來還能整合不同類型調變器、光學放大器及光源，不會僅止於光學引擎。
不過，封裝大型化也帶來新的工程挑戰。目前2.5D CoWoS已達5至6倍光罩範圍，隨中介層與基板同步放大，兩者熱膨脹係數（CTE）不匹配造成的翹曲也將增加，需要跨供應鏈尋找解決方案，包括替代基板核心材料。
互連技術方面，目前封裝內主要透過RDL或LSI等被動互連，未來主動元件可能扮演更重要角色；更大規模系統則可透過銅對銅（CPC）與CPO等方案連接。徐國晉預期，CPC與CPO都將很快進入量產，支援AI Scaling Out需求。
高頻寬密度伴隨高功率密度，也使散熱成為HPC系統關鍵挑戰。徐國晉指出，透過封裝與晶片設計同步最佳化，可讓接面至環境熱阻降低40%；但高溫敏感晶片與高功率運算晶片距離極近，熱串擾難以避免，計算晶片、HBM、散熱片及周圍材料間的熱耦合，都需要納入系統技術協同最佳化（STCO）進行建模。
徐國晉表示，台積電已與EDA工具供應商及客戶合作建立3D整合設計解決方案，3Dblox獲IEEE批准成為標準，3D設計也進一步導入AI Agent協助設計及驗證。未來AI算力持續擴充，將結合電晶體微縮、異質整合及供應鏈生態系，而STCO將成為系統級擴充的重要關鍵。
點擊閱讀下一則新聞
