台積電、英特爾各自押注先進封裝 Glass與光電整合成下一戰場

孫家彬表示,未來AI封裝尺寸將持續放大,200x200mm已成可見趨勢,後續還將進一步走向面板級封裝(Panel Level Packaging)與Glass Substrate架構。隨著接腳數(Pin Count)持續增加,未來甚至可能達到5萬Pin,也讓Socket、針座與維修難度同步提高,但同時也代表測試介面ASP仍有提升空間。

他指出,台積電未來封裝藍圖已瞄準14倍光罩尺寸、20顆HBM的大型封裝,時間點可能落在2028年前後。隨著封裝尺寸不再受限於傳統Wafer大小,產業也開始從矽中介層(Interposer)與有機中介層,逐步往Glass Interposer方向發展。

英特爾則採取不同技術路線。孫家彬表示,相較於CoWoS需搭配Interposer,英特爾採用矽橋(Silicon Bridge)與EMIB技術進行晶片互連,並開始嘗試將雷射直接整合進封裝內部,與目前多數採外部雷射光源的CPO架構不同。

他認為,Glass Substrate與光電整合將是未來先進封裝的重要方向,玻璃材料在結構強度、訊號傳輸與光學特性上,都優於現有有機材料。

台積電CoWoS光罩尺寸持續推進。台積電提供
台積電CoWoS光罩尺寸持續推進。台積電提供

高速傳輸壓力暴增 光傳輸與光電整合成關鍵

談到高功耗問題,孫家彬指出,目前市場多聚焦Compute Die與HBM,但實際上高速IO與資料傳輸功耗也快速增加。未來SoIC負責運算、HBM負責儲存、IO負責資料傳輸,三者需同步整合於大型封裝內,因此隨著AI系統規模擴大,封裝尺寸、Pin Count與整體功耗都將持續攀升,未來甚至可能達到1.5萬瓦等級。

他認為,若要進一步降低功耗與熱能問題,「光」勢必要導入封裝架構,以改善目前純電傳輸面臨的瓶頸。因此不論是CPO還是CPC,本質上都屬大型先進封裝架構,而224Gbps等高速傳輸規格未來也只會持續往上發展。

此外,他也表示,過去穎崴主要聚焦電性測試,但未來還必須同時兼顧光學介面。後續不只是測試階段,而是從產品設計初期就需與客戶共同開發,將測試、封裝與量產條件同步納入考量,才能因應未來高速傳輸與CPO量產需求。

翻攝精彩創意YT直播
翻攝精彩創意YT直播

HyperSocket攻高功耗 液冷測試成下一步

談到測試介面挑戰,孫家彬指出,傳統導電膠(Elastomer)與彈簧探針(Spring Probe)各有優缺點。Elastomer具備面接觸特性,可提供較均勻接觸,但因厚度限制,可壓縮空間較小,當大型封裝出現Warpage(翹曲)時,容易影響接觸穩定性;Spring Probe則具備較佳彈性與行程,能因應封裝高低差,但接觸面積較小,在高電流與高速訊號傳輸環境下較容易產生阻抗與發熱問題。

隨著矽光子業者持續推進400G頻寬與224Gbps、448Gbps高速傳輸規格,穎崴也同步升級CPO測試解決方案,涵蓋Wafer/Chip Level、Package Level與Module Level等三大測試階段。

翻攝精彩創意YT直播
翻攝精彩創意YT直播

因此,穎崴近年開發HyperSocket架構,整合Elastomer與Spring Probe,希望同時兼顧彈性與面接觸特性。孫家彬表示,HyperSocket可在較低行程下提供更佳接觸阻抗與耐電流能力,同時降低對錫球的損傷。

他指出,HyperSocket後續也延伸出Hyper LF、Hyper DH等不同架構,其中Hyper LF將Elastomer設置於底部,可避免大型Socket預壓後造成結構變形,進一步提升接觸穩定性。

此外,面對未來晶圓級晶片可能達到1.5萬瓦功耗與近2萬安培電流需求,穎崴也開始導入Hyper Liquid液冷技術。孫家彬表示,高電流若直接進入Socket,將大幅增加熱能與損耗,因此需透過液體循環帶走熱量,以提升測試穩定性與使用壽命。

翻攝精彩創意YT直播
翻攝精彩創意YT直播

輝達推CPO標準化 Socket角色走向多元化

市場趨勢方面,孫家彬指出,目前產業已進入3.2T Spectrum-X量產階段,接下來CPO與CPC將共存一段時間,並同步朝224Gbps、448Gbps等更高速傳輸規格發展。

他認為,2026年至2028年間,傳統先進封裝仍會持續存在,但隨著封裝尺寸、功耗與傳輸需求不斷增加,後續市場將逐步往CPO或CPC架構轉移。

孫家彬強調,標準化將是CPO能否真正量產的重要關鍵。目前輝達正推動Spectrum-X CPO Switch標準化,並採用MRM(微環調變器)架構。他表示,「沒有標準化,就沒有量產可行性」,當大型業者開始建立統一規格時,也代表CPO量產化已逐步成形。

此外,台積電此次技術論壇也透露,搭載COUPE技術的200Gbps MRM將於2026年量產,後續還將持續推進400Gbps調變器與多波長技術,目標於2030年達成更高頻寬密度。

孫家彬最後指出,未來Socket角色將越來越多元化。過去Socket多半位於封裝基板下方,但未來可能同時出現在Substrate、Interposer甚至封裝上方等不同位置,「只要系統需要測試,就一定會有Socket存在。」

作者簡介

呂承哲

壹蘋新聞網財經科技記者,專注半導體、AI與新能源產業,追蹤台積電、輝達及台廠電子供應鏈動態,並解析市場投資趨勢。


點擊閱讀下一則新聞 點擊閱讀下一則新聞
AI高速傳輸大戰!穎崴:短期仍光銅並進 CPO逐步到位、量產卡2關鍵