聯發科法說會｜採EMIB封裝恐受英特爾牽制？蔡力行強調：台積電最重要

英特爾EMIB封裝受關注　蔡力行強調台積電地位

法人指出，聯發科第二代ASIC若高度依賴英特爾EMIB先進封裝，未來英特爾是否可能要求客戶同時使用其前段晶圓製造服務，進而限制聯發科供應鏈選擇。

蔡力行表示，聯發科沒有依賴單一供應商，台積電無庸置疑是公司最重要的合作夥伴，雙方在技術供應鏈各個環節都密切合作。

他指出，AI市場擴張速度極快，客戶需求也持續變化，聯發科必須具備因應不同技術與製造架構的能力，才能為客戶提供符合需求的高效能晶片。

蔡力行認為，整合不同技術及製造資源正是聯發科的核心競爭力，隨著AI時代各項技術快速演進，公司也持續增加人才投入，並深化與全球供應鏈及技術生態系統的合作。

美國IDM封裝列最高優先　製造團隊全力改善良率

針對第二代ASIC採用美國整合元件製造商（IDM）先進封裝技術的進展，蔡力行表示，公司已將相關封裝製程列為最高優先事項，正與IDM合作夥伴及載板供應商密切合作，首要任務就是改善良率。

蔡力行指出，聯發科已建立強大的製造團隊，由多名具備豐富晶圓廠營運經驗的主管領導，協助解決先進封裝量產過程中的技術問題。

他特別提到，自己出身製造領域，親眼見證團隊辨識關鍵困難，並在晶圓廠及生產線落實改善措施。

蔡力行表示，良率改善往往需要先找出2至3項關鍵問題，一旦成功解決，良率便有機會快速提升，接著再持續追查下一階段的缺陷來源。

他強調，這些都是團隊過去曾經處理的問題，目前聯發科也正與日本、台灣供應商共同推進第二代ASIC量產準備，對良率改善抱持高度信心。

第二代ASIC數顆晶粒設計定案　2028年首季量產不變

針對市場傳出第二代ASIC設計定案時程可能延後，蔡力行表示，相關專案仍按照原定計畫推進，2028年第一季進入大規模量產（HVM）的目標不變。

蔡力行指出，先進AI加速器XPU採用多晶粒（Multi-die）設計，雖然無法透露第二代產品實際包含多少顆晶粒，但其中數顆已完成設計定案。

另有一顆尺寸較大、設計複雜度更高的晶粒，預計比其他晶粒多花2至3週完成設計定案，整體仍符合原定時程。

他強調，第二代ASIC開發極具挑戰性，但聯發科、客戶及合作夥伴協作順暢，對目前進展相當滿意。

至於2028年營收展望，財務長顧大為表示，由於供應鏈配置仍存在變數，暫不提供具體數字，但依目前客戶需求評估，預期2028年將延續2027年的強勁成長動能。