High NA EUV戰局升溫　三星、英特爾同步攜ASML搶進下一代12吋光罩

三星加入12吋光罩陣營　2028攻進DRAM量產

三星與ASML宣布擴大長期策略合作，進一步深化High NA EUV微影及先進半導體製造技術合作。三星將加入產業倡議，共同推動次世代12吋光罩技術，希望突破半導體產業數十年來沿用6吋光罩的限制。

三星指出，隨High NA EUV發展，導入更大尺寸光罩可望提高晶圓廠生產力、降低晶片製造成本，並消除拼接（stitching）限制，使先進晶片製造商更完整發揮High NA EUV效益。

憑藉記憶體、晶圓代工及EUV製程經驗，三星將與產業夥伴合作，開發大尺寸光罩所需技術及基礎設施。

三星另一項重要布局則是DRAM。公司規劃在2028年前，率先於業界將ASML High NA EUV導入未來DRAM高量產製程，希望藉由更高解析度延續DRAM微縮路線，同時簡化製程、提高生產效率。

三星電子副董事長暨執行長Young Hyun Jun表示，AI時代正改變半導體產業，也提高整個價值鏈技術創新的重要性，三星將透過突破性技術及合作夥伴關係，維持記憶體與晶圓代工領域的先進製造競爭力。

英特爾High NA EUV已進量產　逾百萬片晶圓採用

英特爾晶圓代工與ASML公布High NA EUV最新量產進展，目前已應用於Panther Lake部分特定層量產，累計超過100萬片晶圓採用相關製程。英特爾指出，設備疊對精度、產能及可用率均符合預期，Intel 18A部分特定層表現更達到甚至超越既有0.33 NA EUV平台。

光罩方面，英特爾現階段強調，既有6吋光罩仍可發揮High NA效益，客戶可在6吋光罩範圍內進行平面規劃，或搭配英特爾拼接技術及製程設計套件（PDK）解決方案，在大尺寸光罩生態系成熟前先行導入High NA EUV。

另一方面，英特爾推動大尺寸光罩已超過3年，並與ASML、光罩製造商、自動化設備商、EDA業者、材料及半導體製造商合作，建立High NA規模化所需的標準、基礎設施與技術，目前正朝6×12吋光罩演進。

英特爾執行副總裁暨英特爾晶圓代工共同總經理Naga Chandrasekaran表示，面對日益複雜的AI產品，產業需要已具備量產條件且易於使用的製造創新技術。英特爾近期將持續支援客戶使用6吋光罩導入High NA EUV，不論是否採取拼接方案，同時與ASML及產業夥伴推動6×12吋光罩轉型。

ASML總裁暨執行長Christophe Fouquet指出，英特爾從2024年安裝首套商用EXE系統、完成最新設備認證，到出貨首款採用High NA EUV製造的高量產邏輯產品，一直是產業導入的重要先行者。