【記者呂承哲／台北報導】AI持續推升記憶體需求，三星電子記憶體產品規劃部門副總裁崔璋石（Jangseok Choi）今（1）日在SEMICON Taiwan記憶體高峰論壇表示，傳統2.5D架構逐漸面臨資料傳輸距離及散熱限制，三星提出「CUBE」策略推進3D整合，並將下一波突破口瞄準「Z軸」，揭露新一代zHBM、zNAND-O藍圖，其中zHBM效能目標較HBM4E最高提升8倍，zNAND-O則預計2028年開始送樣。
三星此次提出全新「CUBE」最佳化架構，涵蓋Capacity（容量）、Utilization（利用率）、Bandwidth（頻寬）及Efficiency（效率）四大面向，透過向垂直方向擴展，在不增加PCB面積下提高容量，並重新最佳化邏輯與記憶體配置，以高速垂直通道縮短晶片間距離，同時降低資料傳輸功耗及改善散熱。
在HBM方面，三星今年5月開始出貨業界首款12層HBM4E樣品，若每顆GPU配置4組HBM4E堆疊，總頻寬最高達16TB/s；相較HBM4，每瓦效能提高20%、熱阻降低10%。下一代HBM5也已展開開發，目標較HBM4E效能提高2倍，每瓦效能提升20%，熱阻降低20%。
崔璋石直言，若要真正突破「記憶體牆」，只靠世代升級仍不夠，「Custom HBM非常強大，但它不是最終答案。」因此，三星準備直接改變記憶體與GPU配置方式，從2.5D架構走向真正3D整合。
新一代zHBM不再將記憶體與處理器並排，而是直接把記憶體堆疊在處理器上方，大幅縮短資料傳輸距離。相較HBM4E，三星設定zHBM效能最高提升8倍、每瓦效能提高3倍，熱阻降低75%至90%。由於每款GPU需求不同，zHBM也將依照工作負載及GPU特性進行客製化。
三星目前也正與全球主要客戶及晶圓代工夥伴合作開發Custom HBM，包括三星自家晶圓代工及台灣合作夥伴。崔璋石更預告，下一屆SEMICON Taiwan「將會是非常適合公布首款Custom HBM產品化消息的場合」。
除了HBM，去年仍處於晶片開發階段的LPDDR5X-PIM，今年已取得實際晶片及封裝，並搭配NPU進行驗證。以Llama 3 8B模型測試，採用PIM後每秒輸出Token數提高約3.8倍，能源消耗則降至傳統記憶體的三分之一，鎖定採LPDDR5X的AI加速器，預估今年底至明年初開始量產。
NAND方面，三星最新V10技術位元密度較前一代提升58%、I/O速度提高33%，功耗降低25%至26%；進一步推出3D儲存方案zNAND-O，結合V10 BV-NAND與TSV技術，垂直堆疊多顆V-NAND，並透過UCIe標準介面與NPU整合於單一封裝。
zNAND-O鎖定裝置端AI，位元密度達DRAM的10倍、讀取頻寬為傳統NAND Flash的7倍，預計2028年開始送樣。三星並採用晶圓對晶圓鍵合（Wafer-on-Wafer Bonding）及混合銅鍵合（Hybrid Copper Bonding），突破互連間距及散熱限制。
崔璋石表示，Agentic AI正讓AI從回答問題走向自主行動與推理，對即時反應能力要求更高，傳統2D架構愈來愈難負荷。他強調，無論三星或台灣都無法單獨解決「記憶體牆」與「散熱牆」，未來將結合三星記憶體架構與台灣世界級晶圓代工、封裝生態系，共同釋放3D運算潛力。
點擊閱讀下一則新聞
