印能指出，受惠 AI 與高效能運算（HPC）需求爆發，包括晶圓代工與封測龍頭近期皆預告將大幅擴充 2025～2026 年先進封裝產能並追加資本支出；從龍頭廠布局可見，高帶寬、低延遲封裝需求正推動 2.5D/3D 封裝市場加速成長，使相關設備投資升溫，也成為印能結構性成長的強力支撐。
然而，多晶粒異質整合趨勢使先進封裝面臨新挑戰。隨封裝晶粒數量、尺寸提升，封裝基板面積倍增，材料熱膨脹係數不同所造成的翹曲與氣泡殘留，已成主要可靠度瓶頸。一旦翹曲導致焊點空洞與接合不良，不僅降低模組良率，良率每下滑 1 個百分點，對大型封裝廠年化損失恐高達數億元，成為產線與交期風險來源。
在此背景下，產業擴大採用新型迴焊與除泡技術，以提升大尺寸封裝良率。印能指出，其 EvoRTS+PRO 聯合方案將真空除泡與助焊劑去除整合於單一製程，能顯著改善大尺寸晶粒封裝的氣泡與殘留問題，並已獲多家先進封裝客戶評估導入。
除良率挑戰外，AI 與 HPC 晶片功耗持續攀升，使散熱成為迫切課題。傳統氣冷已接近極限，市場加速轉向液冷與浸沒式散熱。印能同步布局散熱技術，其微通道兩相式冷卻方案鎖定伺服器機櫃應用，目前正在測試中，預計最快 2026 年起有望逐步放量。
隨著全球先進封裝產能擴張，市場對「零缺陷、高穩定度」設備依賴度將持續增加。憑藉翹曲抑制、真空除泡與冷卻技術，印能可協助封裝廠因應多晶粒封裝良率挑戰，其營運成長前景備受關注。
點擊閱讀下一則新聞
宜特11月營收4.01億元年增7.43% 3大驗證服務增添成長動能
